NEURAL NETWORK AND CIRCUIT THEREFOR

Publication number: JP7262157

Publication date: 1995-10-13

Inventor: MITSUGI SHIGERU

Applicant: KUMAMOTO TECHNOPOLIS FOUND

Classification:

- international: G06G7/60; G06F15/18; G06N3/06; G06G7/00;

G06F15/18; G06N3/00; (IPC1-7): G06F15/18; G06G7/60


- European:

Application number: JP19940072745 19940317 Priority number(s): JP19940072745 19940317

Report a data error here

Abstract of JP7262157

PURPOSE:To provide the neural network and the integrated circuit for this network which secure a high operation precision and have a small circuit scale and can be highly integrated by delaying a signal pulse to execute the multiplication of synapse coupling load. CONSTITUTION:Data inputted to a neuron model is converted from a binary expression to an expression of the pulse interval between a reference pulse and the signal pulse by pulse generating circuits 141 to 14n after being subjected to logarithmic conversion by look-up tables 131 to 13n. Next, the signal pulse is delayed by a synapse coupling operation part to execute the multiplication of synapse coupling load to data inputted to the neuron model. Thereafter, data multiplied by the synapse coupling load is converted from the expression of the pulse interval between the reference pulse and the signal pulse to a binary expression and is subjected to exponential conversion by look-up tables and is inputted to the neuron model.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A) (11) 特許出願公開番号

特開平7-262157

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 15/18

5 2 0 K 9071-5L

G 0 6 G 7/60

審査請求 未請求 請求項の数10 FD (全 22 頁)

(21)出願番号

特願平6-72745

(22)出願日

平成6年(1994)3月17日

(71)出願人 591023158

財団法人熊本テクノポリス財団

熊本県上益城郡益城町大字田原2081番地10

(72)発明者 身次 茂

熊本県上益城郡益城町大字田原2081番地10 財団法人 熊本テクノポリス財団 電子

応用機械技術研究所内


(74)代理人 弁理士 藤島 洋一郎

(54) 【発明の名称】 ニューラルネットワークおよびそのための回路

(57)【要約】

【目的】 高い演算精度を確保しつつ、回路規模が小さ く高集積化が可能なニューラルネットワークおよびその ための集積回路を提供する。

【構成】 ルックアップテーブル13によって、ニュー ロンモデルに対して入力するデータを対数変換したの ち、そのデータを、パルス発生回路14によって基準パ ルスと信号パルスとのパルス間隔で表す。次いで、シナ プス結合演算部22によって、信号パルスを遅延させ、 ニューロンモデルに対して入力するデータへのシナプス 結合荷重Wの乗算を実行する。そののち、カウンタ23 11によって、基準パルスと信号パルスとのパルス間隔 により表されたデータを2進数に変換し、ルックアップ テーブル2312によって、指数変換して、ニューロン モデルに入力する。



【特許請求の範囲】

【請求項1】 ディジタル回路によって形成されたニューロンモデルの結合により構築され、前記ニューロンモデルにそれぞれ入力された少なくとも1以上のデータを前記各ニューロンモデルにおいて加算または減算ののちシグモイド関数変換をしてなるニューラルネットワークにおいて、

前記少なくとも1つのニューロンモデルに対して入力する2進数により表現されたデータを対数変換するための 少なくとも1つの対数変換手段と、

この対数変換手段により変換したデータを2進数による 表現から基準パルスと信号パルスとのパルス間隔による 表現に変換するための少なくとも1つのパルス発生手段 と、

前記ニューロンモデルに対して入力するデータへのシナプス結合荷重の乗算を前記パルス発生手段により発生された信号パルスを遅延させることにより実現するための少なくとも1つのシナプス結合演算手段と、

このシナプス結合演算手段から出力されたデータを信号 パルスと前記基準パルスとのパルス間隔による表現から 20 2 進数による表現に変換するための少なくとも1つの2 進数変換手段と、

この2進数変換手段により変換したデータを指数変換するための少なくとも1つの指数変換手段と、を備えたことを特徴とするニューラルネットワーク。

【請求項2】 前記シナプス結合演算手段が、信号パルスを遅延させるための遅延素子を備えたことを特徴とする請求項1記載のニューラルネットワーク。

【請求項3】 前記シナプス結合演算手段が、更に、シナプス結合荷重がゼロのとき信号パルスを出力しないよ 30 うにするための開閉スイッチを備えたことを特徴とする 請求項2記載のニューラルネットワーク。

【請求項4】 少なくとも1つのパルス入力端と、 少なくとも1つの信号パルス出力端と、

前記パルス入力端と前記信号パルス出力端とをそれぞれ 互いに接続するための配線と、

前記パルス入力端と前記信号パルス出力端との間にそれぞれ1つづつ挿入されて前記配線に対し直列に接続されており、ニューロンモデルへ入力するデータに対するシナプス結合荷重の乗算を信号パルスを遅延させることに 40 より実現するための少なくとも1つのシナプス結合演算手段とを備えたことを特徴とするシナプス結合演算回路。

【請求項5】 前記配線が、

一端部が前記パルス入力端に1つづつ接続された少なく とも1つの入力ラインと、

一端部が前記信号パルス出力端に1つづつ接続されており、少なくとも1以上の出力を1つにまとめて出力するための少なくとも1つのデータバスラインと、

前記シナプス結合演算手段が直列に挿入されており、前 50 ス結合荷重の乗算を乗積器により行っていたので、演算

2

記入カラインと前記データバスラインとをそれぞれ接続 するための少なくとも1つの接続ラインとを備えたこと を特徴とする請求項4記載のシナプス結合演算回路。

【請求項6】 前記配線が、前記シナプス結合演算手段と前記データバスラインとの間に挿入されており、前記接続ラインに対して直列に接続されたオープンコレクタ出力の少なくとも1つのインバータを備えたことを特徴とする請求項5記載のシナプス結合演算回路。

【請求項7】 前記シナプス結合演算手段が、信号パル 10 スを遅延させるための遅延素子を備えたことを特徴とす る請求項4ないし請求項6のいずれか1つに記載のシナ プス結合演算回路。

【請求項8】 前記シナプス結合演算手段が、更に、シナプス結合荷重がゼロのとき信号パルスを出力しないようにするための開閉スイッチを備えたことを特徴とする請求項7記載のシナプス結合演算回路。

【請求項9】 信号パルスと基準パルスとのパルス間隔により表現された入力データを2進数で表現するための少なくとも1つの2進数変換手段と、

20 この2進数変換手段により変換したデータを指数変換するための少なくとも1つの指数変換手段と、

この指数変換手段により変換したデータを順次加算また は減算したのちシグモイド関数変換を行うための少なく とも1つのニューロンモデルと、

このニューロンモデルにより変換したデータを対数変換するための少なくとも1つの対数変換手段と、

この対数変換手段により変換したデータを基準パルスと 信号パルスとのパルス間隔で表現するための少なくとも 1つのパルス発生手段ととを備えたことを特徴とするニューロン演算回路。

【請求項10】 請求項4ないし請求項8のいずれか1 つに記載のシナブス結合演算回路と、

請求項9記載のニューロン演算回路とを備えてなること を特徴とするニューラルネットワークのための回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル回路によって 形成された複数のニューロンモデルの結合によりネット ワークが構築されてなるニューラルネットワークおよび そのための回路に関する。

[0002]

【従来の技術】従来、この種のニューラルネットワーク としては、ニューロンモデルへの入力データおよび出力 データを2進数により表現しておりシナプス結合荷重の 乗算を乗積器により行っていた。

[0003]

【発明が解決しようとする課題】しかしながら、このニューラルネットワークは、ニューロンモデルへの入力データおよび出力データを2進数により表現しかつシナプス結合荷重の乗算を乗締器により行っていたので、演算

.3

精度が高い反面、回路規模が大きいという問題点を有していた。

【0004】また、ニューラルネットワークには、ディ ジタル回路によるもの以外にも、アナログ回路によるも の、光アナログ回路によるものまたはハードウェアでは なくソフトウェアによるものがある。しかしながら、ア ナログ回路によるニューラルネットワークは、ニューロ ンモデルへの入力信号および出力信号をアナログ電圧に より表現するので、回路規模が小さい反面、演算精度が 低くシナプス結合荷重の変更も困難であるという問題点 10 を有している。また、光アナログ回路によるニューラル ネットワークは、ニューロンモデルへの入力信号および 出力信号を光により表現するので、集光拡散や非干渉性 などの光の特性により操作性を良くできる反面、アナロ グ回路と同様に演算精度が低いという問題点を有してい る。更に、ソフトウェアによるニューラルネットワーク は、上述のハードウェアによるものの問題点を解決でき る反面、処理速度が遅いという問題点を有している。

【0005】本発明はかかる問題点に鑑みてなされたもので、その目的は、高い演算精度を確保しつつ、回路規 20模が小さく高集積化が可能であり、加えて演算速度も速く、更にシナプス結合荷重の変更も容易なニューラルネットワークおよびそのための回路を提供することにある。

[0006]

【課題を解決するための手段】請求項1記載のニューラ ルネットワークは、ディジタル回路によって形成された ニューロンモデルの結合により構築され、前記ニューロ ンモデルにそれぞれ入力された少なくとも1以上のデー タを前記各ニューロンモデルにおいて加算または減算の 30 のちシグモイド関数変換をしてなるニューラルネットワ ークにおいて、前記少なくとも1つのニューロンモデル に対して入力する2進数により表現されたデータを対数 変換するための少なくとも1つの対数変換手段と、この 対数変換手段により変換したデータを2進数による表現 から基準パルスと信号パルスとのパルス間隔による表現 に変換するための少なくとも1つのパルス発生手段と、 前記ニューロンモデルに対して入力するデータへのシナ プス結合荷重の乗算を前記パルス発生手段により発生さ れた信号パルスを遅延させることにより実現するための 40 少なくとも1つのシナプス結合演算手段と、このシナプ ス結合演算手段から出力されたデータを信号パルスと前 記基準パルスとのパルス間隔による表現から2進数によ る表現に変換するための少なくとも1つの2進数変換手 段と、この2進数変換手段により変換したデータを指数 変換するための少なくとも1つの指数変換手段とを備え

【0007】このニューラルネットワークでは、対数変 換手段によって、ニューロンモデルに対して入力するデ ータを対数変換したのち、そのデータを、パルス発生手 50 4

段によって2進数による表現から基準パルスと信号パルスとのパルス間隔による表現に変換する。次いで、シナプス結合演算手段によって、信号パルスを遅延させ、ニューロンモデルに対して入力するデータへのシナプス結合荷重の乗算を実行する。そののち、2進数変換手段によって、シナプス結合荷重の乗算されたデータを基準パルスと信号パルスとのパルス間隔による表現から2進数による表現に変換し、指数変換手段によって、指数変換して、ニューロンモデルに入力する。

(0 【0008】請求項2記載のニューラルネットワークは、請求項1記載のものにおいて、前記シナプス結合演算手段が、信号パルスを遅延させるための遅延素子を備えている。

【0009】このニューラルネットワークでは、遅延素子によって、信号パルスを遅延させる。

【0010】請求項3記載のニューラルネットワークは、請求項2記載のものにおいて、前記シナプス結合演算手段が、更に、シナプス結合荷重がゼロのとき信号パルスを出力しないようにするための開閉スイッチを備えている。

【0011】 このニューラルネットワークでは、開閉スイッチによって、シナプス結合荷重がゼロのとき信号パルスを出力しないようにする。

【0012】請求項4記載のシナプス結合演算回路は、少なくとも1つのパルス入力端と、少なくとも1つの信号パルス出力端と、前記パルス入力端と前記信号パルス出力端とをそれぞれ互いに接続するための配線と、前記パルス入力端と前記信号パルス出力端との間にそれぞれ1つづつ挿入されて前記配線に対し直列に接続されており、ニューロンモデルへ入力するデータに対するシナプス結合荷重の乗算を信号パルスを遅延させることにより実現するための少なくとも1つのシナプス結合演算手段とを備えている。

【0013】このシナプス結合演算回路では、配線に接続されたシナプス結合演算手段によって、各パルス入力端に入力された信号パルスのそれぞれを遅延させ、各信号パルス出力端にそれぞれ出力する。

【0014】請求項5記載のシナプス結合演算回路は、 請求項4記載のものにおいて、前記配線が、一端部が前 記パルス入力端に1つづつ接続された少なくとも1つの 入力ラインと、一端部が前記信号パルス出力端に1つづ つ接続されており、少なくとも1以上の出力を1つにま とめて出力するための少なくとも1つのデータバスライ ンと、前記シナプス結合演算手段が直列に挿入されてお り、前記入力ラインと前記データバスラインとをそれぞ れ接続するための少なくとも1つの接続ラインとを備え ている。

【0015】このシナプス結合演算回路では、各入力ラインおよび各接続ラインによって、各パルス入力端に入力された信号パルスを各入力ラインに対して接続された

各シナプス結合演算手段にそれぞれ入力する。また、各接続ラインおよび各データバスラインによって、各データバスラインに対して接続された各シナプス結合演算手段により遅延された信号パルスを各信号パルス出力端にそれぞれ出力する。

【0016】請求項6記載のシナプス結合演算回路は、 請求項5記載のものにおいて、前記配線が、前記シナプ ス結合演算手段と前記データバスラインとの間に挿入さ れており、前記接続ラインに対して直列に接続されたオ ープンコレクタ出力の少なくとも1つのインバータを更 10 に備えている。

【0017】このシナプス結合演算回路では、オープンコレクタ出力のインバータによって、少なくとも1以上のシナプス結合演算手段の信号パルスをデータバスラインにまとめて出力端に出力する。

【0018】請求項7記載のシナプス結合演算回路は、 請求項4ないし請求項6のいずれか1つに記載のものに おいて、前記シナプス結合演算手段が、信号バルスを遅 延させるための遅延素子を備えている。

【0019】このシナプス結合演算回路では、遅延素子 20によって、信号パルスを遅延させる。

【0020】請求項8記載のシナプス結合演算回路は、請求項7記載のものにおいて、前記シナプス結合演算手段が、更に、シナプス結合荷重がゼロのとき信号パルスを出力しないようにするための開閉スイッチを備えている。

【0021】このシナプス結合演算回路では、開閉スイッチによって、シナプス結合荷重がゼロのとき信号パルスを出力しないようにする。

【0022】請求項9記載のニューロン演算回路は、信 30 号パルスと基準パルスとのパルス間隔により表現された入力データを2進数で表現するための少なくとも1つの2進数変換手段と、この2進数変換手段により変換したデータを指数変換するための少なくとも1つの指数変換手段と、この指数変換手段により変換したデータを順次加算または減算したのちシグモイド関数変換を行うための少なくとも1つのニューロンモデルと、このニューロンモデルにより変換したデータを対数変換するための少なくとも1つの対数変換手段と、この対数変換手段により変換したデータを基準パルスと信号パルスとのパルス 40 間隔で表現するための少なくとも1つのパルス発生手段とを備えている。

【0023】このニューロン演算回路では、2進数変換手段によって、ニューロンモデルに入力するシナプス結合荷重の乗算されたデータを基準パルスと信号パルスとのパルス間隔による表現から2進数による表現に変換し、指数変換手段によって、指数変換したのち、ニューロンモデルに入力する。次いで、ニューロンモデルによって、データを順次加算または減算したのちシグモイド関数変換を行う。次いで、対数変換手段によって、ニュ50

6

ーロンモデルから出力するデータを対数変換したのち、そのデータを、パルス発生手段によって2進数による表現から基準パルスと信号パルスとのパルス間隔による表現に変換する。

【0024】請求項10記載のニューラルネットワークのための回路は、請求項4ないし請求項8のいずれか1つに記載のシナプス結合演算回路と、請求項9記載のニューロン演算回路とを備えている。

【0025】このニューラルネットワークのための回路では、シナプス結合演算手段によって、パルス入力端に入力された信号パルスを遅延させ、ニューロンモデルに入力するデータにシナプス結合荷重を乗算する。次いで、2進数変換手段によって、そのデータを基準パルスと信号パルスとのパルス間隔による表現から2進数による表現に変換したのち、指数変換手段によって、指数変換して、ニューロンモデルに入力する。そののち、ニューロンモデルによって、データを順次加算または減算したのちシグモイド関数変換を行う。更に次いで、対数変換手段によって、ニューロンモデルから出力するデータを対数変換したのち、パルス発生手段によって、2進数による表現から基準パルスと信号パルスとのパルス間隔による表現にそのデータを変換する。

[0026]

【実施例】以下、本発明の実施例について図面を参照して詳細に説明する。なお、ここにおいては、本発明の理解を容易とする目的で、階層型のニューラルネットワークを構築した場合について説明する。

【0027】 (第1の実施例の構成)

【0028】図1は、第1の実施例に係るニューラルネットワークの全体構成を表すものである。本実施例のニューラルネットワークは、データの入力層として働くデータ入力装置10と、このデータ入力装置10の出力を入力とし所定の演算を行う中間層としての演算装置20と、この演算装置20の出力を入力とし所定の演算装置30の出力を入力としての演算装置30の出力を入力としそれを表示するための表示装置40と、これらデータ入力装置10,演算装置20,30および表示装置40をそれぞれ制御するための制御装置50とを備えている。

40 【0029】データ入力装置10の構成

【0030】図2は、データ入力装置10の簡単な構成を表すものである。データ入力装置10では、識別対象 (例えば、アルファベットの1文字)を複数の部分(以下、a個として説明する)に分割し、それぞれの部分の情報をデータとして演算装置20に対し出力する。

【0031】データ入力装置10は、a個の情報をそれぞれ認識するためのa個の認識素子 $11_1, \dots, 11_2, \dots$, $11_1, \dots, 11_2$ からなる入力デバイス11と、入力デバイス11により認識されたa個のデータを1つづつ保持するためのa個のレジスタ $12_1, \dots, 12_2, \dots$

12, ..., 12, と、レジスタ12, ..., 122, ..., 12, .・・・, 12, に1つづつ対応されておりそれぞれ に保持されたデータを対数変換するためのa個のルック アップテーブル131,・・・,132,・・・,131,・・・,13 **、**と、ルックアップテーブル131,・・・,132,・・・,13 1, ・・・, 13 に 1 つづつ対応されておりそれぞれの出 カに応じて後述する基準パルスB10(図3参照)から遅 延させた信号パルスS1, ・・・, S2, ・・・, S1, ・・・, S1 発生するためのa個のパルス発生回路14:,・・・,142, \dots , 14, , \dots , 14, とを備えている。入力デバイス 11には、識別対象に応じて、キーボードやテレビカメ ラなど適宜のデバイスが選択される。

【0032】なお、各認識素子111,・・・,112,・・・,1 1:,…,11:,各レジスタ12:,…,12:,…,1 21, ・・・, 121, 各ルックアップテーブル131,・・・, 132,・・・,131,・・・,131 および各パルス発生回路 $14_1, \dots, 14_2, \dots, 14_i, \dots, 14_i$ d. $\forall \lambda \in \mathcal{L}$ 同一の構成を有しているので、便宜上ここでは、認識素 子11: およびそれに対応するレジスタ12: , ルック アップテーブル13,ならびにパルス発生回路14,を 20 代表して説明する($i=1, 2, \dots, a$)。

【0033】図3は、認識素子111, レジスタ1 2: , ルックアップテーブル13: およびパルス発生回 路14: の具体的構成を表すものである。認識素子11 」は、制御装置50の指示に基づいて認識した情報を*

 $(R_{12i} \neq 0)$ $LT_{131} = 50 \times log_{10} R_{121} + 26$ $(R_{12i} = 0)$ $LT_{13i} = R_{12i}$

LT13: :アドレスに格納するデータ ;アドレス(レジスタ12,の保持データ) × 【表1】 R121

> 信号パルスSiと アドレスR12 アドレスに格納 基準パルスB10との レジスタ 12の するデータLT13i パルス間隔 Ti′t 保持データ 126 1t 100 76 5lt 10 ። 26 101t l 0 (パルスの発生無し) 0

【0037】パルス発生回路14」は、パルス発生手段 としての機能を有し、データ入力装置10から出力する データを2進数による表現から基準パルスB10と信号パ ルスS」とのパルス間隔(すなわち基準パルスB10 に対 する信号パルスS」の遅延時間)による表現に変換する ためのものである。このパルス発生回路14;は、クロ ック端CLOCKのCLOCK信号の立ち上がりによ り、アップカウントを開始する7ビットのアップカウン タUCNT141 を備えている。アップカウンタUCNT

* "0000000"から"1100100" (10進数 では0から100)の2進数にデータ化する適宜の手段 を有している。

【0034】ルックアップテーブル13」は、対数変換 手段としての機能を有し、メモリRAMisi により構成 されている。このメモリRAMisi は、レジスタ12i の出力端Q。~Q。にアドレス入力端AD。~AD。が 接続されており、アドレス入力端AD。~AD。にアド レスR。~R。が入力されると、アドレスR。~R。C 格納されたデータLT。~LT。をデータ出力端D。~ D6 から出力するものである。メモリRAM131 の各ア ドレスR。~R。に格納されるデータLT。~LT 。は、アドレス(すなわちレジスタ12」の保持デー タ) R₆ ~ R₆ と式1に示す関係を有している。その対 応関係を表1に示す(各値は10進数にて表示する)。 式1において、レジスタ12:の保持データR。~R。 を対数変換する理由は、後述するシナプス結合荷重 W11, W12, ・・・, W11, ・・・, W15の乗算処理を加算処理 に変換することにある。なお、式1では、パルス発生回 路14。で信号パルスS。を出力する際に、基準パルス B10との間隔(すなわち基準パルスB10に対する遅延時 間) T_i ' t (tは遅延時間の1単位) が1t~101 t となるようにその係数を定めている。

% [0036]

[0035]

【式1】

(各値は10進数にて表示)

。からアップカウント開始時のカウント値LT。 ~LT 。が入力されるデータ端D。~D。と、カウント値が "1111111" (10進数で127) になると桁上 げ信号CARRYを出力する出力端CARRYとを有し ている。アップカウンタUCNT」41は、また、制御装 置50からSET_UCNT信号が入力されるロード端 LOADを有している。このSET_UCNT信号は、 データ端D。~D。へのカウント値LT。~LT。の読 み込みを指示する信号である。

【0038】パルス発生回路14, は、また、AND1 141 は、ルックアップテーブル131 の出力端Do ~D 50

141 を備えている。このAND 1141 は、アップカウン タUCNT141 の有効端ENABLEに出力端が接続さ れており、信号"1"を出力することによりアップカウ ンタUCNTは、のCLOCK信号を立ち上げアップカ ウントを開始させるためのものである。AND 1141の 第1の入力端には、AND 2141 の出力端が接続されて いる。AND 2141 は、ルックアップテーブル131 の 出力して。~して。の負論理の論理積をとりして。~し T。 がすべて "0" のとき信号 "0" を出力し、AND 1141 の出力を"0"とすることによりアップカウンタ UCNT141 のカウント動作を無効とするためのもので ある。AND 1141 の第2の入力端には、フリップフロ ップFF141 の出力端Qが接続されている。フリップフ ロップFF141 は、制御装置50から入力端SETに基 準パルスB10が入力されると内部状態が"1"に設定さ れ、OR141 から入力端CLEARに信号が入力される と内部状態が"0"に設定されるようになっている。O R141 は、第1の入力端にアップカウンタUCNT141 の出力端CARRYが、第2の入力端に制御装置50が 接続されており、桁上げ信号CARRYおよびリセット 信号RESETを通過させるようになっている。すなわ ち、フリップフロップFF143 は、基準パルスB10が入 力されると、AND 2141 の出力が"1"であることを 条件に、アップカウンタUCNTιィιのカウント動作を 開始させ、またリセット信号RESETおよび桁上げ信 号CARRYがOR141 を介して入力されると、アップ カウンタUCNTi4i のカウント動作を無効とするため のものである。

【0040】演算装置20の構成

【0041】図4は、演算装置20の具体的構成を表す ものである。演算装置20では、入力端S1, S2, ・・・, S1, ・・・, S1 に対しデータ入力装置10から入力された 信号パルスS1, S2, ・・・, S1, ・・・, S1 を、複数のニュ ーロン演算部(以下、b個として説明する)231, 23 2, ・・・, 23, ・・・, 23。にそれぞれ分配し、各ニュー 50 ロン演算部231,232,・・・,23」,・・・,236で所定 の演算をしたのちその結果を演算装置30に対して出力

10

【0042】演算装置20は、各入力端Sィ,S₂,・・・,S i, ..., S. とb個のニューロン演算部231,232,.. ・、23、、・・・、23。の各入力端とをそれぞれ互いに接 続するための配線21と、各入力端S1, S2, ***, S1, ** ·・, S. と各ニューロン演算部231,232,·・・,2 3, ,..., 23。との間にそれぞれ挿入された a×b個 のシナプス結合演算部 2 211, 2 212,・・・, 2 211,・・・ \cdot , 2 2 1 b; 2 2 2 1, 2 2 2 2, \cdots , 2 2 2 1, \cdots , 2 2_{2b} ; 2_{11} , 2_{12} , ..., 2_{1i} , ..., 2_{1b} ; 2_{2} *1, 22*2,・・・, 22*1,・・・, 22*16と、所定のシナプ ス結合演算部2211, 2212, ・・・, 2213, ・・・, 2 2_{1b} ; 2_{221} , 2_{222} , ..., 2_{221} , ..., 2_{22b} ; 2_{22} $i_1, 22_{i_2}, \cdots, 22_{i_1}, \cdots, 22_{i_b}; 22_{i_1}, 2$ 212, …, 2211, …, 2216の出力を入力とし所定の 演算を行うためのb個のニューロン演算部231,232, ・・・, 23, ,・・・, 23。とを備えている。各入力端S1, S_2 , ···, S_i , ···, S_i は、データ入力装置 100 の出力 端 V_1 , V_2 , ···, V_1 , ···, V_n (すなわちアップカウン 夕UCNT 11, UCNT 12, ···, UCNT 11, , ···, U CNT1。の各出力端)に1つづつ接続されている。 【0043】配線21は、一端部が各入力端S1,S2,・・ ·, S, , · · · , S, に1つづつ接続された a 本の入力ライ $>211_1, 211_2, \dots, 211_1, \dots, 211.$ \succeq , -端部がニューロン演算部231,232,・・・,231,・・・, 23。の入力端に1つづつ接続されたb本のデータバス ライン2121,2122,…,2121,…,212bと を備えている。各入力ライン2111,2112,・・・,21 1:,・・・, 211:は、各データバスライン212:,2 122, …, 212, , …, 212。 に対しそれぞれ交差 するように配設されている。この、各入力ライン211 1,2112,・・・,2111,・・・・,2111は、それぞれ実 質的に平行に配設されていることが好ましい。また、各 \vec{r} - \neq \vec{r} \vec{r} 2 1 2。は、それぞれ実質的に平行に配設されているこ とが好ましい。更に、各入力ライン2111,2112,・・ ·, 211:,···, 211: と各データバスライン212

【0044】なお、各入力ライン 211_1 , 211_2 ,…, 211_1 ,…, 211_2 ,…, 211_1 ,…, 211_2 ,…, 212_1 , 212_2 ,…, 212_1 ,…, 212_1 ,…, 212_1 , とは、それぞれ同一の構成により接続されているので、ここでは入力ライン 211_1 とデータバスライン 212_1 との接続部分の構成を代表して説明する(i=1, 2,…, a; j=1, 2,…, b)。

40 1,2122,…,212,,…,212。とは、互いに格

子状に交差していることが好ましい。

【0045】入力ライン211, とデータバスライン2 12, とは、その交差部近傍において接続ライン213

11により互いに接続されている。この接続ライン213 ijには、シナプス結合演算部 2 2 ijが、直列に挿入され ている。また、データバスライン212」とシナプス結 合演算部221」との間には、ワイヤードORを形成する ためのオープンコレクタ出力のインバータ214いが、 接続ライン213」に対し直列に挿入されている。従っ て、データパスライン212」の適宜な位置には、デー タバスライン212」に出力をする各インパータ214 11, 21421, …, 21411, …, 21411の共通負荷 (すなわちプルアップ抵抗) 215, が接続されてい 10 る。

【0046】図5は、各シナプス結合演算部2211,2 $2_{12}, \dots, 2_{1j}, \dots, 2_{1b}; 2_{2i}, 2_{2i}, 2_{2i}, \dots,$ $2\ 2_{21}, \cdots, 2_{2b}; 2_{2i1}, 2_{2i2}, \cdots, 2_{2i1}, \cdots$ \cdot , 22_{1b} ; 22_{11} , 22_{12} , \cdots , 22_{11} , \cdots , 22_{1b} の構成を表すものである。なお、各シナプス結合演算部 $2\ 2_{11},\ 2\ 2_{12},\cdots,\ 2\ 2_{11},\cdots,\ 2\ 2_{1b};\ 2\ 2_{21},\ 2$ $2_{22}, \dots, 2_{21}, \dots, 2_{2b}; 2_{2i_1}, 2_{2i_2}, \dots,$ $22_{11}, \dots, 22_{16}; 22_{11}, 22_{12}, \dots, 22_{1j}, \dots$ ・, 22.6は、それぞれ同一の構成を有しているので、 便宜上ここでは、シナプス結合演算部」を代表して説明 する。

【0047】シナプス結合演算部221は、シナプス結 合演算手段としての機能を有する。ここでは、データ入 力装置10から入力された信号パルスS: をシナプス結 合荷重Wijに対応した時間Tij t だけ遅延させることに より、所定のシナプス結合荷重Wiiの乗算をする。この シナプス結合演算部22i」は、シナプス結合荷重Wijが 0以外のときに信号パルスS: を所定の時間T:jtだけ 遅延させるための遅延素子22111と、シナプス結合荷*30

 $T_{ij} = -50 \times 10g_{10} | W_{ij} | + 100$ $T_{ij} = |W_{ij}|$

【0050】開閉スイッチ22211は、接続ライン21 311に対し直列に挿入されており、シナプス結合荷重W ijが0のとき接続ライン213ijを遮断し、シナプス結 合荷重W:,が0以外のとき接続ライン213,,を接続す るよう、制御装置50により制御されている。これは、 シナプス結合荷重Wijが0のときの遅延時間Tijtを無 限大とし、信号パルスDSijをシナプス結合演算部22 ijの出力としてインパータ214jjに向かって(すなわ 40 ちニューロン演算部23, に向かって) 出力しないよう にするためである。これにより、シナプス結合荷重Wij が0のときの乗算を容易に実行できる。なお、シナプス 結合演算部2211において信号パルスS: を遅延する時 間Ti」t(すなわち遅延素子221」と開閉スイッチ2 2 2 m とにより遅延する時間) とシナプス結合荷重Win との対応関係を、表2に示す(各値は10進数にて表示 する)。また、シナプス結合荷重Wijに0を設定しない 場合には、この開閉スイッチ22211は必要ない。

[0051]

*重W:,が0のときに信号パルスS: を無限時間遅延させ るための開閉スイッチ22211とを備えている。すなわ ち、シナプス結合荷重Wiiは信号パルスSiiを遅延させ る時間Tijtにより表現されており、シナプス結合荷重 Wilの乗算は信号パルスSiの遅延により実行されるよ うになっている。これにより、シナプス結合演算部22 11のゲート数は、乗算器を用いて乗算を行う場合に比べ 大幅に削減される。

12

【0048】遅延素子221;;は、接続ライン213;; に対し直列に挿入されている。遅延素子22111には、 入力端 I Nに入力された信号パルス S 。 を設定端 D 。 ~ D。に設定された時間Tijtだけ遅延させて出力端OU Tから出力するプログラマブル遅延素子が用いられる。 これは、遅延時間Tijt を学習により任意に変更可能と するためである。遅延時間Tijtは、設定端Do~Do に遅延時間Tijtの係数Tijが制御装置50から入力さ れたのち書込端WTに書き込みパルスが制御装置50か ら入力されることにより設定されるようになっている。 遅延時間Tijtの係数Tijは、シナプス結合荷重Wijを 20 対数変換したものであり、シナプス結合荷重Wijと式2 に示す関係を有している。式2において、シナプス結合 荷重Wi」を対数変換する理由は、シナプス結合荷重Wi」 の乗算処理を加算処理に変換することにある。また、シ ナプス結合荷重Wijについて絶対値をとっているのも、 同一の理由による。なお、本実施例では、シナプス結合 荷重Wijを-100~100の間で設定し、遅延時間T ij tが100t~0tとなるように、式2の係数を定め ている。

[0049]【式2】

 $(W_{ij} \neq 0)$

 $(W_{ij}=0)$

【表2】

| 遅延時間 Tijt |
|-----------|
| Ot |
| |
| 50t |
| • |
| 100t |
| ∞ (無限大) |
| 100t |
| |
| 50t |
| |
| Ot |
| |

(各値は10進数にて設示)

【0052】図6は、ニューロン演算部231,232,・・・、231,・・・、238の簡単な構成を表すものである。なお、各ニューロン演算部231,232,・・・、238, ・・・、238, は、それぞれ同一の構成を有しているので、便宜上ここでは、ニューロン演算部231, を代表して説明する。

【0053】ニューロン演算部23,では、データバスライン212」を介して入力された信号パルスDS」・ を順次加算または減算したのちしきい値を減算してから*

$$V_{j}' = g \left(\sum_{i=1}^{i=a} W_{ij} \times R_{12i} - h \right)$$

14

*その結果についてシグモイド関数変換をする。その演算式は、式3に示すとおりである。なお、信号パルスDS $_1$ は、 $W_{11} \times R_{121}$ ($1=1, 2, \cdots, a$)を対数変換したものの絶対値を表しているので、式3の $W_{11} \times R_{121}$ の加算は信号パルスDS $_1$ を指数変換したものを順次加算または減算することにより達成される。

【0054】 【式3】

V;': 演算結果 (対数変換していないニューロン) 演算部 23j の出力データ

g ;シグモイド関数

R121; データ入力装置 10 のレジスタ 12i の保持データ

h : しきい値

【0055】ニューロン演算部23,は、信号パルスDS;・と基準パルスB10とのパルス間隔T;・ tにより表現されたデータを指数変換するための変換回路231, の出力を順次加算または減算するための加減算回路232,と、加減算回路232,の演算結果に基づきシグモイド関数変換を行うためのシグモイド特性演算回路233,と、シグモイド特性演算回路233,の演算結果に応じてパルスを発生するためのパルス発生回路234,とを備えている。すなわち、本実施例においては、加減算回路232,とシグモイド特性演算回路233,とによりニューロンモデルを実現している。

【0056】図7は、変換回路231,の構成を表すも 30 のである。変換回路231,は、信号パルスDS,*と基準パルスB10とのパルス間隔T,* tにより表現されたデータを2進数による表現に変換する2進数変換手段としてのカウンタ2311,により測定されたカウント値CNT。 \sim CNT $_{1}$ を指数変換手段としてのルックアップテーブル2312」とを備えている。

【0057】カウンタ2311,は、クロック端CLOCKのCLOCK信号の立ち上がりにより"11001001"(10進数では202)からダウンカウントを40開始する8ビットのダウンカウンタDCNT2311;は、制御装置50からダウンカウント開始時のカウント値"11001001"が入力されるデータ端Do~Drと、カウント値CNTo~CNTrを出力するカウント出力端Qo~Qrとを有している。ダウンカウンタDCNT2311;は、また、制御装置50からSET_DCNT信号が入力されるロード端LOADを有している。SET_DCNT信号は、データ端Do~Drへの"11001001"の読み込みを指示する信号である。なお、ダウンカ50

ウント開始時のカウント値"11001001"は、信号パルスDS」・と基準パルス B_{10} とのパルス間隔 T_{5} ・ t が最大201t であることに基づいて定められている

【0058】カウンタ2311」は、また、ダウンカウ ンタDCNT2811」のカウント有効端ENABLEに出 力端Qが接続されており、信号"1"を出力することに よりダウンカウンタDCNT2311」のCLOCK信号を 立ち上げ、信号"0"を出力することによりダウンカウ ントを停止させるフリップフロップFF2311」を備えて いる。フリップフロップFF23111 は、制御装置50か ら入力端SETに基準パルスBioが入力されるとその内 部状態が"1"に設定され、OR23111 から入力端CL EARに信号が入力されると内部状態が "0" に設定さ れるようになっている。OR23111 は、第1の入力端に データバスライン212」が、第2の入力端に制御装置 50が、第3の入力端にダウンカウンタDCNT23111 の出力端BORROWが接続されており、信号パルスD S」、, リセット信号RESETおよび桁借り信号BO RROWを通過させるようになっている。すなわち、フ リップフロップFF23111 は、基準パルスB10が入力さ れると、ダウンカウンタDCNT2311」のカウント動作 を開始させ、信号パルスDS」*, リセット信号RES ETまたは桁借り信号BORROWがOR23111 を介し て入力されると、ダウンカウンタDCNT2311」のカウ ント動作を無効とするためのものである。

【0059】信号パルスDS, *と基準パルス B_{10} とのパルス間隔 T_{5} * tと、ダウンカウンタDCN T_{23111} のカウント値CN T_{6} ~CN T_{7} との関係は、表3に示すとおりとなる(各値は10進数にて表示する)。

[0060]

【表3】

• •

| 信号パルス DSi*と 基準パルス B10 との パルス 間隔 Tj*t | カウント値 CNT2311j (アドレス) | アドレスに格納 するデータLT2312j |
|--------------------------------------------|-----------------------------|-------------------------|
| 1t | 201 | 10000 |
| | • | • |
| | • | • |
| | • | |
| 51t | 151 | 1000 |
| • | • | • |
| 1 : 1 | : | |
| 101t | 101 | 100 |
| | • | • |
| • | • | • |
| • ! | • | |
| 151t | 51 | 10 |
| • | • | • |
| • | • | l : |
| 201t | 1 | l i |
| | • |] |
| 無限大(信号パルスなし) | 0 | (タ焼は10油粉にデュー |

(各値は10進数にて表示)

[0062]

【式4】

 $LT_{2312j} = 10^{(CNT_{2311j} - 1) / 50}$

LT2312j ; アドレスに格納するデータ CNT2311j ; アドレス

【0063】図8は、加減算回路232,の構成を表す 40 ものである。加減算回路232,は、一方の入力端A。 ~A13への入力または他方の入力端B。 ~B13+1への入力のいずれか一方を出力とするための選択回路2321,と、一方の入力端A。 ~A13+1への入力を他方の入力端B。 ~B13+1への入力に対し加算または減算するための加減算器2322, の出力を保持するためのレジスタ2323,とを備えている。

【0064】選択回路2321, は、入力端A₀ ~A₁₃ への入力または入力端B₀ ~B₁₃₊₁ への入力のいずれを 出力とするかを選択するための選択端SELECTを有 50

している。この選択端SELECTは、制御装置50に接続されている。また、選択回路2321;の一方の入力端A。~A13には、変換回路231;の出力LT。~LT13が入力されるように変換回路231;の出力端D。~D13が接続されている。選択回路2321;の他方の入力端B。~B13+1には、制御装置50に記憶されたしきい値H。~H13+1が入力されるように制御装置50の出力端が接続されている。

【0065】加減算器2322; は、入力端A。~A 13+aへの入力を入力端B。~B13+aへの入力に対し加算 するのか減算するのかを指示するための制御端ADD/ SUBを有している。この制御端ADD/SUBは、制 御装置50に接続されており、シナプス結合荷重Wij, W2j,・・・, Wij,・・・, Wijが正の値のときは加算を指示 し、負の値のときは減算を指示するように制御されてい る。また、加減算器2322,の一方の入力端A。~A 13+1には、選択回路2321」の出力が入力されるよう 選択回路2321」の出力端Y。~Yュョ+。が接続されて いる。加減算器2322, の他方の入力端Bo ~Bi3+1 には、レジスタ2323」の出力R₀~R₁₃₊が入力さ れるようレジスタ2323」の出力端Qo~Qis+aが接 続されている。なお、この加減算器2322; は、14 ビットのデータについてb回加算または減算をおこなう ので、オーパーフローを生じないように、14+mビッ トが必要とされる。mは式5により求められる値であ る。

[0066]

【式5】 m=log2 b

【0067】レジスタ2323」は、クリア端CLEA Rに信号CLR_REGが入力されると内部の保持デー タがクリアされ、書込端WTに信号WT_REGが入力 されるとその時データ入力端D。~Dls+aに入力されて

いるデータを内部に保持する記憶素子である。クリア端 CLEARおよび書込端WTは、ともに制御装置50に 接続されている。また、データ入力端Do~Distaは、 加減算器2322」の出力端S。~Sis+aに接続されて いる。

【0068】図9は、シグモイド特性演算回路233」 の構成を表すものである。シグモイド特性演算回路23 3」は、メモリRAM233」により構成されている。この メモリRAM2331 は、加減算回路 2 3 21 のレジスタ 2 3 2 3; の出力端Q_a ~Q_{13+a}にアドレス入力端AD_o *10

 $D_{233j} = 5.0 \times 1.0 g_{10} \{g (R_{2323j})\} + 2.6$

 $=5.0 \times 1 \circ g_{10} [1/\{1+e \times p (-R_{2923i})\}] + 2.6$

 $D_{233i} = g (R_{2323i})$

:シグモイド関数

D233; ;アドレスに格納するデータ

R23231 ; アドレス (但し下m桁は切り捨てる)

【0070】式6中のgは、シグモイド関数であり、図 10に示す特性を有している。すなわち、シグモイド関 数gは、加減算回路232;のレジスタ2323の保持 20 データR₀ ~ R₁₃₊ を0~100の間の適宜な値に変換 することになる。また、レジスタ2323」の出力Ro ~R₁3+mのうちRω~Rm-1 を使用しない理由は、演算 精度に影響を与えることのない下位の桁の値を切り捨て ることにより、演算を簡素化することにある。なお、シ グモイド特性演算回路233」では、式6に示すとお り、対数変換も同時に行っており、対数変換手段として の機能も有している。これは、演算装置20がデータ入 力装置10と同様に、基準パルスB20に対して遅延させ た信号パルスS」により出力を行うためである。式6に 30 よる対数変換は、データ入力装置10のルックアップテ ープル13:の式1による対数変換と同一である。

【0071】図11は、パルス発生回路234」の構成 を表すものである。パルス発生回路234」は、パルス 発生手段としての機能を有し、シグモイド特性演算回路 233」の出力値G。~G。から"111111" (10進数で127)までカウントアップを行い信号パ ルスS」出力するためのものである。その構成は、デー 夕入力装置10のパルス発生回路14: と同一であるの で、同一の構成要素については、添字を2341に変えた同 40 一の符号を付して、その詳細な説明は省略する。

【0072】演算装置30の構成

【0073】図12は、演算装置30の構成を表すもの である。演算装置30では、入力端S1,S2,***,S1,* ・・, S。に対し演算装置20から入力された信号パルス S_1, S_2, \dots, S_1 , …, S_k を、複数のニューロン演算 部(以下、c個として説明する) 331,332, · · · ,33 1, ・・・, 33 にそれぞれ分配し、各ニューロン演算部 331,332,・・・,331,・・・,33.で所定の演算をし たのちその結果を表示装置40に対して出力する。

*~AD13が接続されており、アドレス入力端AD0~A DisにアドレスR。~Ris+aが入力されると、そのアド レスR。~Ristaに格納されたデータD。~D。をデー 夕出力端D。~D。から出力するものである。メモリR AMzss」の各アドレスR。~Ris+。に格納されたデータ D。 ~D。 は、アドレス(すなわちレジスタ2323) の保持データ) R。~R13+a値と式6に示す関係を有し ている。

18

[0069] 【式6】

 $(g(R_{2323i}) \neq 0)$

 $(g(R_{23231})=0)$

【0074】演算装置30は、演算装置20と同様に、 各入力端S1,S2,···,S1,···,Sbとc個のニューロ ン演算部 3 31, 3 32, ・・・, 3 3; ,・・・, 3 3。の各入力 端とをそれぞれ互いに接続するための配線31と、各入 力端S1, S2, ・・・, S1, ・・・, S6 と各ニューロン演算部 33:,332,・・・,33,,・・・,33,との間にそれぞれ 挿入されたb×c個のシナプス結合演算部3211,32 $_{12}$, \cdots , 32_{1k} , \cdots , 32_{1e} ; 32_{2i} , 32_{22} , \cdots , 3 $2_{2k}, \dots, 3_{2k}; 3_{2k}, 3_{2k}, \dots, 3_{2k}, \dots,$ 32ic; 32b1, 32b2, ···, 32b1, ···, 32bc &. 所定のシナプス結合演算部3211,3212,・・・,3 $2_{1k}, \dots, 3_{21c}; 3_{221}, 3_{222}, \dots, 3_{22k}, \dots,$ 32_{2e} ; 32_{j1} , 32_{j2} , ..., 32_{jk} , ..., 32_{je} ; 3261, 3262, ***, 3264, ***, 3266 の出力を入力と し所定の演算を行うための c個のニューロン演算部33 1,332,…,331,…,33 とを備えている。各入 力端 S1, S2, ***, S; , ***, S。は、演算装置20の出 力端 V_1 , V_2 , · · · , V_1 , · · · , V_8 (すなわちアップカウ ンタUCNT2341, UCNT2342, ···, UCNT294), ・・・, UCNT234bの各出力端)に1つづつ接続されてい る。

【0075】配線31は、入力ライン3111,3112, ···, 3 1 1; ,···, 2 1 1。の本数がb本に、データバ $312_{1}, 312_{2}, \dots, 312_{k}, \dots, 312_{k}$ の本数がc本に、その他の構成要素についてもそれに対 応して数が変更されたことを除き、演算装置20の配線 21と同一の構成を有している。

【0076】シナプス結合演算部3211, 3212,・・・, $32_{1k}, \dots, 32_{1c}; 32_{21}, 32_{22}, \dots, 32_{2k}, \dots$ \cdot , 32_{2t} ; 32_{1t} , 32_{12} , \cdots , 32_{1k} , \cdots , 3 2_{1i} ; 32_{b1} , 32_{b2} , ..., 32_{bk} , ..., 32_{bi} k, ϵ の数がb×c個に変更されたことを除き、演算装置20 のシナプス結合演算部221」と同一の構成をそれぞれ有 している。

【0077】図13は、ニューロン演算部331,332, 50 ・・・, 3 3 1, ・・・, 3 3 2 の簡単な構成を表すものであ

る。各ニューロン演算部331,332,...,331,...,33.,...,33.,...,33.,...,33.,...,33.,は、それぞれ同一の構成を有しているので、便宜上ここでは、ニューロン演算部33.を代表して説明する。

【0078】ニューロン演算部33、は、シグモイド特性演算回路333、で行われる演算の内容が相違し、かつパルス発生回路を備えていないことを除き、演算回路20のニューロン演算部23」と同一の構成を有している。パルス発生回路を備えていないのは、演算装置30は表示装置40に対し出力を行い、表示装置40ではそ 10の表示を行うのみだからである。

【0079】シグモイド特性演算回路333、は、演算回路20のシグモイド特性演算回路233、と同様に、メモリRAMsssiにより構成されている。このメモリRAMsssiの各アドレスR。~Ristnに格納されたデータD。~D。は、各アドレスR。~Ristn値と式7に示す関係を有している。すなわち、式7は、対数変換を行わないことを除き、式6と同一である。対数変換を行わない理由は、パルス発生回路を備えていない理由と同一である。

[0800]

[式7] $D_{333k} = g (R_{3323k}) = 1/\{1 + e x p (-R_{3323k})\}$

g ; シグモイド関数

D3331 ; アドレスに格納するデータ

R3323k ;アドレス (但し下n桁は切り捨てる)

【0081】表示装置40の構成

【0083】制御装置50の構成

【0084】制御装置50は、演算装置20,30に対しそれぞれ供給するデータを記憶するための記憶回路と、データ入力装置10,演算装置20,30および表 40 示装置40をそれぞれ制御するための制御信号を発生する制御信号発生回路とを備えている。記憶回路は、各シナプス結合演算部22,32に対応したシナプス結合荷重Wを記憶するためのメモリと、シナプス結合荷重Wを式2の対数変換するためのルックアップテーブルとを備えている。

【0085】 (第1の実施例の作用) 次に、第1の実施例について、その動作および演算速度について説明しつつ、その作用を説明する。

【0086】初期準備動作

20

【0087】本実施例のニューラルネットワークは、その処理動作に先立ち、制御装置50により、リセット信号RESETおよびセット信号SET_DCNT, SET_UCNT, CLR_REGが発生される。これにより、データ入力装置10および演算装置20,30のフリップフロップFF,アップカウンタUCNT,ダウンカウンタDCNTおよびレジスタは、初期状態にそれぞれ設定される。また、データ入力装置10および演算装置20,30のメモリRAMならびに制御装置50の記憶回路には、それぞれの構成の説明において説明した所定のデータが記憶される。

【0088】処理動作

【0089】初期準備動作が終了すると、本実施例のニューラルネットワークは、制御装置50の指示により、まずデータ入力装置10が、識別対象(例えば、アルファベットの1文字)を認識し、そのデータを演算装置20に対して出力する。次いで、演算装置20が、その入力に基づき所定の演算を行い、その結果を演算装置30に対して出力する。更に、演算装置30が、その入力に基づき所定の演算を行い、その結果を表示装置40に対して出力する。最後に、表示装置40が、その入力に基づきその結果を表示する。以下、各装置における処理動作について、それぞれ説明する。

【0090】データ入力装置10での処理動作

【0091】図14および図15は、データ入力装置10での処理動作の流れを表すものである。データ入力装置10では、まず、各認識素子111,112,・・・,11i,・・・,11iが制御装置50から制御信号を受信すると、識別対象を認識し、その情報を2進数の適宜のデータに変換する。そののち、各認識素子111,112,・・・,11i,・・・,11iは、データを各レジスタ121,122,・・・,12i,・・・,12iに対してそれぞれ出力する(ステップS101)。

【0092】各レジスタ12 $_1$,12 $_2$,…,12 $_1$,…,12 $_1$,…,12 $_1$,…,12 $_1$,…,11 $_1$,…,11 $_2$,…,11 $_1$,…,11 $_2$,…,11 $_1$,…,11 $_2$,…,11 $_2$,…,11 $_3$,…,13 $_2$,…,13 $_1$,…,13 $_2$,…,12 $_1$,…,13 $_2$,…,12 $_2$,…,13 $_2$,…,12 $_2$,…,12 $_3$,…,13 $_4$,…,13 $_5$

【0093】各ルックアップテーブル131,132,…, 131,…, 131は、各レジスタ121,122,…,1 21,…, 121からアドレス(すなわち保持データ) Ro~Roが入力されると、そのアドレスRo~Roに 格納されたデータLTo~LToを読み出し、各アップ カウンタUCNT141,UCNT142,…,UCNT141,… , UCNT141に対して出力する。これにより、各レ ジスタ121,122,…,121,…, 121の保持デー タRo~Roが対数変換される(ステップS103)。

【0094】各アップカウンタUCNT141,UCNT 50 142,・・・,UCNT141,・・・, UCNT141 は、制御装置

50からSET_UCNT信号を受信すると、各ルックアップテーブル $13_1,13_2,\cdots,13_1,\cdots,13_1$ の出力データLT。~LT。をデータ端D。~D。に読み込む(ステップS104)。

【0095】次いで、1つのパルス発生回路 14 に制御装置 50 から基準パルス B_{10} が発信され、フリップフロップ FF_{141} の入力端 SET に入力されると、フリップフロップ FF_{141} はその内部状態が"1"に設定され、 AND_{144} に出力端Qから信号"1"を出力しはじめる(ステップ S105)。

【0096】このとき、ルックアップテーブル13,の出力信号LT。~LT。がすべて"0"であると(ステップS106;Y)、AND214,はAND114,に対して信号"0"を出力するので、AND114,はアップカウンタUCNT14,の有効端ENABLEに信号"0"を出力する。アップカウンタUCNT14,は、有効端ENABLEに信号"0"が入力されると、カウント動作を無効とする(ステップS107)。すなわち、アップカウンタUCNT14,は、演算装置20に対して信号パルスS,を出力しない。

【0097】逆に、ルックアップテーブル13:の出力 信号して。~して。がすべて"0"でないと(ステップ S106;N)、AND 214i はAND 114i に対して 信号"1"を出力するので、AND 1141 はアップカウ ンタUCNT141 の有効端ENABLEに信号 "1"を 出力する。アップカウンタUCNT141 は、有効端EN ABLEに信号"1"が入力されると、CLOCK信号 を立ち上げ、入力端D。~D。に入力されたカウント値 (すなわちルックアップテーブル13: の出力データ) LT。~LT。からアップカウントを開始する(図16 (a)(b) 参照)。適宜の時間経過ののち、アップカウ ンタUCNT141 は、カウント値が"1111111" となると、桁上げ信号CARRYを"0"から"1"と し、出力端CARRYから演算装置20に対して桁上げ 信号CARRYを出力しはじめる(図16(c)参 照)。アップカウンタUCNTiai は、また、桁上げ信 号CARRYをORiai を介してフリップフロップFF 141 に出力し、その内部状態を"0"に設定する。フリ ップフロップFF141 は、AND 1141 を介してアップ カウンタUCNTiii の有効端ENABLEに信号 "0"を出力し、アップカウンタUCNT141 のカウン ト動作を無効とする。これにより、アップカウンタUC NT141 は、桁上げ信号CARRYを"1"から"0" とし、演算装置20に対して桁上げ信号CARRYの出 力を停止する。従って、アップカウンタUCNT 141 は、信号パルスS: を基準パルスB10から所定の時 間遅延させて、演算装置20に対し出力することにな る。これにより、対数変換されたレジスタ12,の保持 データが、2進数による表現から信号パルスS」と基準 パルスBioとのパルス間隔Ti'tによる表現に変換さ 22

れる。この信号パルス S_1 は、データ入力装置 100 出力端 V_1 から演算装置 20 に対して出力される(ステップ S_108)。ちなみに、図 16 では、ルックアップテーブル 13_1 の出力が" 1111100"である場合を表している。

【0098】1つのパルス発生回路14,に制御装置50から基準パルスB10が発信されて所定の時間の経過ののち(ステップS109;Y)、次の1つのパルス発生回路14+1に制御装置50から基準パルスB10が発信されると、次の1つのパルス発生回路14+1も1つのパルス発生回路14,と同様にステップS105~ステップS108の動作をする。このようにして、全てのパルス発生回路141,142,・・・、141が動作する(ステップS110)。なお、基準パルスB10は、一定の間隔で発生されていることが好ましい。また、この間隔は、202t以上であることが好ましい。

【0099】演算装置20での処理動作

【0100】図17および図18は、演算装置20での 処理動作の流れを表すものである。なお、各シナプス結 20 合演算部2211, 2212, ..., 2211, ..., 2211 およ び各ニューロン演算部231,232, ...,231, ..., 2 3 は、基準パルスB10および1つの信号パルスSiが 入力されると、それぞれ平行して同様の処理を行うの で、ここでは、シナプス結合演算部2211 およびニュー ロン演算部231 を代表して説明する。

【0101】演算装置20では、まず、各ニューロン演算部231,232,・・・,231,・・・,231。の各変換回路2311,2312,・・・,2315,・・・,2316に制御装置50から基準パルスB10が発信される。この基準パルスB10は、データ入力装置10のフリップフロップFF141に制御装置50から発信された基準パルスB10と同一である。変換回路2311のカウンタ2311;では、フリップフロップFF23111の入力端SETに基準パルスB10が入力される。フリップフロップFF23111は、そのの内部状態が"1"に設定され、ダウンカウンタDCNT23111の各有効端ENABLEに信号"1"を出力しはじめる。ダウンカウンタDCNT23111は、これにより、CLOCK信号を立ち上げ、"1100101"からダウンカウントをそれぞれ開始する(ステップS201)。

【0103】シナプス結合演算部221,の遅延素子22 11,は、入力端INに信号パルスS: が入力されると、 50 設定された遅延時間T: tだけ信号パルスS: を遅延さ

せて、出力端OUTからインバータ 2 1 411に対して信号パルスD 511を出力する(図 1 6 (d) 参照;ちなみに、図 1 6 では、遅延時間T11 t が 4 t である場合について表している)。これにより、シナプス結合荷重W11の乗算が行われる(但し、W11 \neq 0)(ステップ S 2 0 3)。従って、シナプス結合荷重W11の乗算を信号パルスS1の遅延のみで簡単に実行でき、シナプス結合演算部 2 211のゲート数を削減できる。

【0104】このとき、シナプス結合荷重Wijが0であると(ステップS204;Y)、開閉スイッチ222iiは、制御装置50の制御により接続ライン213iiを遮断し、信号パルスDSiiをインパータ214iiに対して出力しないようにする(ステップS205)。これにより、シナプス結合荷重Wijが"0"の場合の乗算が行われる。逆に、シナプス結合荷重Wijが0でないと(ステップS204;N)、開閉スイッチ222iiは、制御装置50の制御により接続ライン213iiを遮断せず、信号パルスDSiiをインパータ214iiに対して出力するようにする。

【0105】インバータ214;」は、シナプス結合演算部22;」の出力が入力されると、信号を反転し、データパスライン212; を介してニューロン演算部23; に対し信号パルスDS; ・を出力する(ステップS206).

【0106】ニューロン演算部23」の変換回路231 では、カウンタ2311」のOR2311」に信号パルス DS, * が入力されると、OR2311; がフリップフロッ プFF2311」のCLEAR端に信号"1"を出力する。 これにより、フリップフロップFF23111 の内部状態が "0"に設定され、ダウンカウンタDCNT2311」の有 効端ENABLEに出力端Qから信号"0"を出力しは じめる。ダウンカウンタDCNT2311」は、有効端EN ABLEに信号"0"が入力されると、カウント動作を 終了する。なお、データ入力装置10から信号パルスS が出力されなかった場合およびシナプス結合演算部2 21」から信号パルスDS」が出力されなかった場合は、 信号パルスDS」・がOR2311」に入力されないので、 ダウンカウンタDCNT23111 は "00000000" までダウンカウントを行う。ダウンカウンタDCNT 23111 は、カウント値が"0000000"となると 40 桁借り信号BORROWを"0"から"1"とし、出力 端BORROWから桁借り信号BORROWをOR 2311」を介してフリップフロップFF2311」に出力し、 その内部状態を"O"に設定する。フリップフロップF F23111 は、ダウンカウンタDCNT23111 の有効端E NABLEに出力端Qから信号"0"を出力し、ダウン カウンタDCNT2311」のカウント動作を終了させる。 これにより、カウント値CNT。~CNT? (すなわち 信号パルスDS」* と基準パルスB」。とのパルス間隔T 」 t) が求められる(ステップS207) (図16参 50 24

照;ちなみに、図16では、遅延時間T; ' tが7tであり、カウント値CNT。~CNT;が"110000 11"(10進数では195)である)。

【0107】ダウンカウンタDCNT23111 は、カウント動作終了ののち、カウント値CNT0~CNT7 を出力端Q0~Q7 からルックアップテーブル2312」に対し出力する。ダウンカウンタDCNT23111 は、そののち、制御装置50からLOAD端にSET_DCNT信号が再び入力されると、データ端D0~D7 に"11001001"を読み込む。

【0108】ルックアップテーブル2312, は、ダウンカウンタDCNT2311, からカウント値CNT。~CNT, が入力されると、そのアドレスCNT。~CNT, に格納されたデータLT。~LT13を読み出し、加算回路232, に対して出力する。これにより、カウント値CNT。~CNT, (すなわちパルス間隔T, to 係数T, t) が指数変換され、対数変換された状態が解除される(ステップS208)。

【0109】加減算回路232,の選択回路2321, は、ルックアップテーブル2312,の出力データLT。~LT13が入力端A。~A13に入力されると、そのまま出力端Y。~Y13+aから加減算器2322,に対してデータLT。~LT13を出力する(ステップS20

【0110】加減算器2322、は、選択回路2321 からデータしT。~LT13が入力端A。~A13+aに入 力されると、レジスタ2323; から入力端B。~B 13+1 にその保持データR0 ~ R13+1 を読み出す。そのの ち、加減算器2322,は、制御装置50から制御端A DD/SUBへ入力された制御信号により加算か減算か を決定し、入力端A。 ~Ais+ に入力された入力データ LT。~LT13をレジスタ2323」の保持データR。 ~ R13+ に対し加算または減算する(ステップS21 a なお、最初の信号LT。~LT13を処理するとき は、レジスタ2323」の保持データR。~R13+aがゼ 口であるので、加減算器2322」は、入力端A。~A 13+1への入力データして。~して13をゼロに加算または 減算することになる。また、加減算器2322」の入力 端A。~A:3+aにデータLT。~LT:3が入力される際 には、データして。~して13の桁数が14であるのに対 し入力端Ao ~A13+1の桁数が14+mであるので、1 4+1桁以上には"0"が補われる。加減算器2322 **」は、このようにして加減算した結果を、出力端S。~** S13+1からレジスタ2323」に対して出力する。

【0111】レジスタ2323, は、加減算器2322, の出力がレジスタ2323, の入力端D。 ~Dis+Lに入力されると、書込端WTに制御装置50から制御信号WT_REGを受信することにより、データを内部に保持する(ステップS211)。

50 【0112】ここで、加減算器2322,が信号パルス

 S_1 , S_2 , \cdots , S_1 , \cdots , S_n にそれぞれ対応する全ての信号パルスDS」 たついて処理を行うまで(すなわち a 回処理を行うまで)、シナプス結合演算部 $2 2_{1+11}$, 変換回路 2 3 1」および加減算回路 2 3 2」は、次の基準パルス B_{10} および信号パルス S_{1+1} が入力されると、順次、ステップS 2 0 1 ~ ステップS 2 1 1 を繰り返して行う(ステップS 2 1 2)。

【0113】そののち、加減算回路232」の選択回路2321,は、入力端B。 \sim B13+1 への入力を出力に選択し、加減算器2322」に対してしきい値を出力する 10 (ステップS213)。加減算器2322」は、ステップS210と同様にして、レジスタ2323」の保持データR。 \sim R13+1 を読み出し、それに対し、しきい値の減算を行う(ステップS214)。

【0114】レジスタ2323,にしきい値を減算した後のデータが保持されると、シグモイド特性演算回路233,は、レジスタ2323,から保持データR。 $^{\circ}$ R $^$

【0115】パルス発生回路234, は、制御装置50からSET_UCNT信号を受信することにより、アップカウンタUCNT234,のデータ端D。~D。にシグモイド特性演算回路233,の出力データG。~G。を読み込む(ステップS216)。

【0116】次いで、パルス発生回路234; に制御装 30 置50から基準パルスB20が発信され、フリップフロップFF234;の入力端SETに入力されると、パルス発生回路234; は、データ入力装置10のパルス発生回路14, と同様にして、信号パルスS; を出力端CARRYから演算装置30に対して出力する。これにより、演算装置20の出力端V, から信号パルスS; が演算装置30に対して出力される(ステップS217)。

【0117】演算装置30での動作

【0118】演算装置30では、シグモイド特性演算回路3331,3332,…,333 $_k$,…,333 $_k$,…,333 $_k$,…,333 $_k$, が対数 40 変換を行わないこと、およびパルス発生回路による処理を行わないことを除き、演算装置20と同様の処理動作を行う。従って、ここではその詳細な説明は省略する。なお、シグモイド特性演算回路333 $_k$,…,333 $_k$,…,333 $_k$,…,333 $_k$,…,333 $_k$, 是の出力を表示装置40に対して行う。

【0119】表示装置40での動作

【0120】表示装置40では、演算装置30から2進数で表現されたデータI₁, I₂, ···, I_k, ···, I_c が各入力端I₁, I₂, ···, I_k, ···, I_c にそれぞれ入力され 50

26

ると、そのデータをそれぞれ表示する。例えば、初期設定においてアルファベット26文字を識別するようにシナプス結合荷重Wを設定した場合には、演算装置30からアルファベット文字に1つづつ対応された26個のデータIが入力され、その中の1つが大きな値を示すようになる。

【0121】演算速度

【0122】ここで、本実施例のニューラルネットワー クの演算速度について説明する。ここにおいては、説明 を簡素化する目的で、データ入力装置10の認識素子1 1の数を1000 (すなわちa=1000), 演算装置 20,30のそれぞれのニューロン演算部23,33の 数を1000 (すなわちb, c=1000), クロック の周波数を200MHz(クロック周期は5ns(すな わち遅延時間の1単位t=5ns))として説明する。 【0123】まず、データ入力装置10の1つのパルス 発生回路14.が演算装置20に信号パルスS」を出力 するために必要な時間は、信号パルスS」の基準パルス Bioに対する遅延時間が最大101 t であるので、10 1にクロック周期5nsをかけた505nsである。次 に、演算装置20の遅延素子2211」が信号パルスSi を遅延させるのに必要な時間は、最大100tであるの で、500nsである。よって、演算装置20の変換回 路231, が信号パルスDS: の遅延時間を測定する のに必要な時間は、最大201tすなわち1005ns である。

【0124】また、ニューロン演算部23」では、データ入力装置10のパルス発生装置14」が出力する全ての信号パルスS」について処理をするので、ここでは、1000回処理を行うことになる。よって、それに必要な時間は、1005nsに1000をかけた1005 μ s(すなわち約1ms)である。なお、各ニューロン演算部231,232,…,23、,…,23、,…,23、はそれぞれ並列して処理をおこなうので、演算装置20の必要な処理時間は、この時間と同一であり、1msである。よって、ニューラルネットワーク全体(すなわち演算装置20と演算装置30あわせて)の処理時間は、2msである。

【0125】また、このニューラルネットワークの1秒間あたりの処理結合数は、結合数が200万(1000×1000×2=200万)であるので、200万/2ms=1GCPS(Giga Connections Per Second) である。一般的なニューラルネットワークの1秒間あたりの処理結合数が、数百MCPS(Mega Connections PerSecond) であることと比較すると、高速処理が可能となることがわかる。

【0126】 (第1の実施例の効果)

【0127】このように、本実施例によれば、遅延素子によりシナプス結合荷重Wの乗算を実行するので、乗算器に比べて回路規模を小さくでき、高集積化を図ること

ができる。また、ニューロン演算回路への入力または出力をパルスにより行うことができ、演算精度を高精度とできる。更に、ハードウェアによりニューラルネットワークを実現でき、高速演算を可能とできる。加えて、遅延素子の遅延時間の設定を容易に変更することができ、すなわちシナプス結合荷重Wを容易に変更できる。

【0128】 (第2の実施例)

【0129】次に、第2の実施例について、その構成および作用を説明する。図19は、第2の実施例に係るニューラルネットワークのための回路の構成を表すもので 10 ある。

【0130】本実施例の回路は、シナプス結合演算を行うためのシナプス結合演算回路60と、ニューロンモデルを実現するためのニューロン演算回路70と、シナプス結合演算回路60とニューロン演算回路70とを接続する配線に対し配設された共通負荷80とを備えている。

【0131】シナプス結合演算回路60は、a個の入力端S1,S2,···,S1,···,S2 とb個の出力端DS1・,DS2・,···,DS5・,···,DS6・とをそ 20れぞれ互いに接続するための配線24と、各入力端S1,S2,···,S1,···,S2 と各出力端DS1・,DS2・,···,DS5・との間にそれぞれ挿入されたa×b個のシナプス結合演算部2211,2212,···,2215,···,2215;221,2222,···,2215;221,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,····,2215,···,2215,···,2215,···,2215,···,2215,···,2215,···,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2215,····,2

【0132】配線24は、共通負荷2151,2152,・・・,2151,・・・,2155 が削除されたことを除き、第 301の実施例の配線21と同一の構成を有している。各シナプス結合演算部2211,2212,・・・,2215,・・・,2215,・・・,2216;2221,2212,・・・,2215,・・・,2216;2211,2212,・・・,2215,・・・,2216,2211,2212,・・・,2215,・・・,2216のそれぞれは、第1の実施例のシナプス結合演算部2211と同一の構成を有している。従って、同一の構成要素にはそれぞれ同一の符号を付して、それらの詳細な説明は省略する。

【0133】ニューロン演算回路70は、b個のニューロン演算部231,232,…,231,…,238 を備え 40 ている。このニューロン演算部231,232,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,231,…,2

【0134】すなわち、本実施例の回路は、第1の実施例の演算装置20の各シナプス結合演算部22₁₁,22₁₂,…,22₁₅;22₂₁,22₂₂,…,2
2₂₁,…,22₂₅;22₁₁,22₁₂,…,22₁₃,…,22₁₅;22₁₁,22₁₂,…,22₁₅,…,22₁₅,…,22₁₆;22₁₁,22₁₂,…,22₁₅,…,22₁₆;22₁₆

28

各ニューロン演算部 2 31, 2 32, ・・・, 2 3; ,・・・, 2 3 b とを分離したものである。

【0135】本実施例の回路は、このように、シナプス結合演算回路60とニューロン演算回路70とを分離しているので、図20に表すように、これらを複数組み合わせることにより、ニューラルネットワークの結合数を自由に増加することができる。

【0136】なお、上記説明では、シナプス結合演算回路60の出力端DS・の数bと、ニューロン演算回路70のニューロン演算部23の数bとを同一として説明したが、これに限るものではなく、ニューロン演算部23の数をcとし、シナプス結合演算回路60の出力端DS・の数bと相違してもよい。

【0137】以上実施例を挙げて本発明を説明したが、本発明は上記実施例に限定されるものではなく、その均等の範囲で種々変形可能である。例えば、本発明は、相互結合型のニューラルネットワークなどを構築した場合にも適用可能である。

[0138]

【発明の効果】以上説明したように請求項1ないし請求項3記載のニューラルネットワークによれば、信号パルスを遅延させることによりシナプス結合荷重の乗算を実行するので、(i) 回路規模を小さくでき、高集積化を図ることができるという効果を奏する。また、(ii)ニューロンモデルへの入力をパルスにより行うことができ、演算精度を高精度とできるという効果を奏する。更に、(ii) ハードウェアによりニューラルネットワークを実現でき、高速演算を可能とできるという効果を奏する。

【0139】特に、請求項2記載のニューラルネットワークによれば、シナプス結合演算手段を遅延時間の設定または変更が容易な遅延素子により構成するので、(iv)シナプス結合荷重を容易に変更できるという効果を奏する。

【0140】更に、請求項3記載のニューラルネットワークによれば、シナプス結合演算手段が開閉スイッチをそなえているので、(v)シナプス結合荷重がゼロであっても容易に対応可能とできるという効果を奏する。

【0141】また、請求項4ないし請求項8記載のシナプス結合演算回路によれば、(vi)ニューロンモデルへの各入力に対するシナプス結合荷重の乗算を信号の遅延により実行することができるという効果を奏する。すなわち、このシナプス結合演算回路を用いることにより、上記(i)~(iii)の効果を奏するニューラルネットワークを構築できるという効果を奏する。

【0142】特に、請求項7記載のシナプス結合演算回路によれば、上記(iv)の効果を奏し、更に、請求項8記載のシナプス結合演算回路によれば、上記(v)の効果を奏する。

【0143】加えて、請求項5または請求項6記載のシ 50 ナプス結合演算回路によれば、データバスラインにより

すくなくとも1以上のシナプス結合演算手段からの出力 を1つにまとめるので、(vii) 配線の数を減少できると いう効果を奏する。すなわち、配線を簡素化でき、回路 の設計を容易とできるという効果を奏する。

【0144】加えてまた、請求項4ないし請求項8記載のシナプス結合演算回路によれば、(viii)複数結合することによりニューロンモデルへの入力数を自由に増加することができるという効果を奏する。

【0145】更に、請求項9のニューロン演算回路によれば、ニューロンモデルへの入力を2進数に変換したの 10 ち指数変換しまたニューロンモデルからの出力を対数変換したのちパルス信号に変換するので、(ix)シナプス結合荷重の乗算を信号パルスの基準パルスに対する遅延時間の加算に変換できるという効果を奏する。すなわち、このニューロン演算回路を用いることにより、上記(i)~(iii)の効果を奏するニューラルネットワークを構築できるという効果を奏する。また、(x)複数結合することによりニューロンモデルの数を自由に増加することができるという効果を奏する。

【0146】加えて、請求項10のニューラルネットワ 20 ークのための回路によれば、上記(vi)および(ix)の効果を奏する。すなわち、この回路を用いることにより、上記(i)~(iii)の効果を奏するニューラルネットワークを構築できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るニューラルネット ワークの構成を表すプロック図である。

【図2】図1に示した実施例のデータ入力装置の構成を 表すプロック図である。

【図3】図2に示したデータ入力装置の認識素子、レジ 30 スタ、ルックアップテーブルおよびパルス発生回路のそれぞれの構成を表す回路図である。

【図4】図1に示した実施例の中間層としての演算装置 の構成を表す回路図である。

【図5】図4に示した演算装置のシナプス結合演算部の 構成を表す回路図である。

【図6】図4に示した演算装置のニューロン演算部の構成を表すプロック図である。

【図7】図6に示したニューロン演算部の変換回路の構成を表す回路図である。

【図8】図6に示したニューロン演算部の加減算回路の 構成を表す回路図である。

【図9】図6に示したニューロン演算部のシグモイド特性演算回路の構成を表す回路図である。

【図10】図9に示したシグモイド特性演算回路で行う シグモイド関数変換のシグモイド関数の特性を表すグラ フである。 30

【図11】図6に示したニューロン演算部のパルス発生 回路の構成を表す回路図である。

【図12】図1に示した実施例の出力層としての演算装置の構成を表す回路図である。

【図13】図12に示した演算装置のニューロン演算部 の構成を表す回路図である。

【図14】図1に示した実施例のデータ入力装置の処理 動作を説明するための流れ図である。

【図15】図1に示した実施例のデータ入力装置の処理 動作を説明するための流れ図である。

【図16】図1に示した実施例のクロック、基準パルス Bio, 信号パルスSi および信号パルスDSijとの関係 を説明するための波形図である。

【図17】図1に示した実施例の中間層としての演算装置の処理動作を説明するための流れ図である。


【図18】図1に示した実施例の中間層としての演算装置の処理動作を説明するための流れ図である。

【図19】本発明の第2の実施例に係る集積回路の構成を表す回路図である。


② 【図20】図19に示した実施例の一使用態様を説明するための構成図である。

【符号の説明】


- 10 データ入力装置
- 11 認識素子
- 12 レジスタ
- 13 ルックアップテーブル
- 14 パルス発生回路
- 20,30 演算装置
- 21, 31, 24 配線
- 0 211, 311 入力ライン212, 312 データバスライン
 - 22,32 シナプス結合演算部
 - 221, 321 遅延素子
 - 222、322 開閉スイッチ
 - 23, 33 ニューロン演算部
 - 231, 331 変換回路
 - 2311, 3311 カウンタ
 - 2312、3312 ルックアップテーブル
 - 232, 332 加減算回路
- 40 233, 333 シグモイド特性演算回路
 - 234 パルス発生回路
 - 40 表示装置
 - 50 制御装置
 - 60 シナプス結合演算回路
 - 70 ニューロン演算回路
 - 80 共通負荷




【図3】




【図4】




【図6】




【図7】







【図8】




【図12】





【図18】



【図19】

